|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有帐号?立即注册
x
把上面两个对象连在一起把他们变成一个整体所有的CD操作都是通过这个类的这个需要仔细看文档了举个不恰当的例子就像三个人收拾衣服一个人负责衣服的存放位置(NSManagedObjectModel)一个人负责把衣服分类冬天穿夏天穿等(NSPersistentStoreCoordinator)1、嵌进式体系计划办法变更的背景 嵌进式体系计划办法的演变总的来讲是由于使用需求的牵引和IT手艺的推进。
1、跟着微电子手艺的不休立异和开展,年夜范围集成电路的集成度和工艺程度不休进步。硅质料与人类伶俐的分离,临盆出多量量的低本钱、高牢靠性和高精度的微电子布局模块,推进了一个全新的手艺范畴和家产的开展。在此基本上开展起来的器件可编程头脑和微处置(器)手艺能够用软件来改动和完成硬件的功效。微处置器和各类可编程年夜范围集成公用电路、半定制器件的大批使用,创始了一个极新的使用天下,以致普遍影响着并在慢慢改动着人类的临盆、生存和进修等社会举动。
2、盘算机硬件平台功能的年夜幅度进步,使良多庞大算法和便利利用的界面得以完成,年夜年夜进步了事情效力,给庞大嵌进式体系帮助计划供应了物理基本。
3、高功能的EDA综合开辟工具(平台)失掉长足开展,并且其主动化和智能化水平不休进步,为庞大的嵌进式体系计划供应了分歧用处和分歧级别集编纂、结构、布线、编译、综合、摹拟、测试、考证和器件编程等一体化的易于进修和便利利用的开辟集成情况。
4、硬件形貌言语HDL(HardwareDescrIPtionLanguage)的开展为庞大电子体系计划供应了创建各类硬件模子的事情前言。它的形貌才能和笼统才能强,给硬件电路,出格是半定制年夜范围集成电路计划带来了严重的厘革。今朝,用得较多的有已成为IEEE为STD1076尺度的VHDL、IEEESTD1364尺度的VerilogHDL和Altera公司企业尺度的AHDL等。
因为HDL的开展和尺度化,天下上呈现了一批使用HDL举行各类集成电路功效模块专业计划的公司。其义务是按经常使用或公用功效,用HDL来形貌集成电路的功效和布局,并经由分歧级其余考证构成分歧级其余IP内核模块,供芯片计划职员拆卸或集成选用。
IP(IntellectualProperty)内核模块是一种事后计划好的乃至已过考证的具有某种断定功效的集成电路、器件或部件。它有几种分歧情势。IP内核模块有举动(behavior)、布局(structure)和物理(physical)3级分歧水平的计划,对应有次要形貌功效举动的“软IP内核(softIPcore)”、完成布局形貌的“固IP内核(firmIPcore)”和基于物理形貌并经由工艺考证的“硬IP内核(hardIPcore)”3个条理。这相称于集成电路(器件或部件)的毛坯、半制品和制品的计划手艺。
软IP内核一般是用某种HDL文本提交用户,它已过举动级计划优化和功效考证,但个中不含有任何详细的物理信息。据此,用户能够综合出准确的门电路级网表,并能够举行后续布局计划,具有最年夜的天真性,能够很简单地借助于EDA综合工具与其他内部逻辑电路分离成一体,依据各类分歧的半导体工艺,计划成具有分歧功能的器件。能够商品化的软IP内核一样平常电路布局总门数都在5000门以上。可是,假如后续计划不妥,有大概招致全部了局失利。软IP内核又称作假造器件。
硬IP内核是基于某种半导体工艺的物理计划,已有流动的拓扑结构和详细工艺,并已过工艺考证,具有可包管的功能。其供应给用户的情势是电路物理布局掩模国界和全套工艺文件,是能够拿来就用的全套手艺。
固IP内核的计划深度则是介于软IP内核和硬IP内核之间,除完成硬IP内核一切的计划外,还完成了门电路级综合和时序仿真等计划环节。一样平常以门电路级网表情势提交用户利用。
TI,Philips和Atmel等厂商就是经由过程Intel受权,用其MCS|51的IP内核模块分离本人的专长开辟出有本性的与IntelMCS|51兼容的单片机。
经常使用的IP内核模块有各类分歧的CPU(32/64位CISC/RISC布局的CPU或8/16位微把持器/单片机,如8051等)、32/64位DSP(如320C30)、DRAM、SRAM、EEPROM、Flashmemory、A/D、D/A、MPEG/JPEG、USB、PCI、尺度接口、收集单位、编译器、编码/解码器和摹拟器件模块等。丰厚的IP内核模块库为疾速地计划公用集成电路和单片体系和尽快占据市场供应了基础包管。
5、软件手艺的前进,出格是嵌进式及时操纵体系EOS(EmbeddedOperationSystem)的推出,为开辟庞大嵌进式体系使用软件供应了底层撑持和高效力开辟平台。EOS是一种功效壮大、使用普遍的及时多义务体系软件。它一样平常都具有操纵体系所具有的各类体系资本办理功效,用户能够经由过程使用程序接口API挪用函数情势来完成各类资本办理。用户程序能够在EOS的基本上开辟并运转。它与通用体系机中的OS比拟,次要有体系内核短小干练、开支小、及时性强和牢靠性初等特性。完美的EOS还供应各类设备的驱动程序。为了顺应收集使用和Internet使用。还能够供应TCP/IP协定撑持。今朝盛行的EOS有3Com公司的PalmOS、Microsoft公司的WindowsCE和WindowsNTEmbedded4.0、日本东京年夜学的Tron和各类开放源代码的嵌进式Linux和国际开辟乐成的凯思团体的HopenOS和浙江年夜学的HBOS。
2、嵌进式体系计划办法的变更
已往善于于软件计划的编程职员一样平常对硬件电路计划“敬而远之”,硬件计划和软件计划被以为是性子完整分歧的手艺。跟着电子信息手艺的开展,电子工程出生的计划职员,常常还慢慢涉足软件编程。其次要情势是经由过程微把持器(国际习气称作单片机)的使用,学会响应的汇编言语编程。在计划范围更年夜的集散把持体系时,一定要用到已提高的PC机,以其为上端机,从而进一步进修利用QuickBASIC,C,C++,VC和VB等初级言语编程作体系程序,计划体系界面,经由过程与单片机把持的前端机举行多机通讯组成会合散布把持体系。
软件编程出生的计划职员则很少有乐趣往进修使用电路计划。可是,跟着盘算机手艺的飞速开展,出格是硬件形貌言语HDL的创造,体系硬件计划办法产生了变更,数字体系的硬件构成及其举动完整能够用HDL来形貌和仿真。在这类情形下,计划硬件电路不再是硬件计划工程师的专利,善于软件编程的计划职员能够借助于HDL工具来形貌硬件电路的举动、功效、布局、数据流、旌旗灯号毗连干系和准时干系,计划出满意各类请求的硬件体系。
EDA工具同意有两种计划输出工具,分离顺应硬件电路计划职员和软件编程职员两种分歧背景的必要。让具有硬件背景的计划职员用已习气的道理图输出体例,而让具有软件背景的计划职员用硬件形貌言语输出体例。因为用HDL形貌举行输出,因此与体系举动形貌更靠近,且更便于综合、时域传送和修正,还能创建自力于工艺的计划文件,以是,善于软件编程的人一旦把握了HDL和一些需要的硬件常识,常常能够比习气于传统计划的工程师计划出更好的硬件电路和体系。以是,习气于传统计划的工程师应当学会用HDL来形貌和编程。
3、嵌进式体系计划的3个条理
嵌进式体系计划有3个分歧条理。
1、以PCBCAD软件和ICE为次要工具的计划办法。
这是已往直至如今我国单片机使用体系计划职员一向相沿的办法,其步骤是先笼统后详细。笼统计划次要是依据嵌进式使用体系要完成的功效请求,对体系功效细化,分红多少功效模块,画出体系功效框图,再对功效模块举行硬件和软件功效完成的分派。
详细计划包含硬件计划和软件计划。硬件计划次要是依据功能参数请求对各功效模块所必要利用的元器件举行选择和组合,其选择的基础准绳就是市场上能够购置到的性价比最高的通用元器件。需要时,须分离对各个没有掌控的部分举行搭试、功效查验和功能测试,从模块到体系找到绝对优化的计划,画出电路道理图。硬件计划的关头一步就是使用印制板(PCB)盘算机帮助计划(CAD)软件对体系的元器件举行结构和布线,接着是印制板加工、拆卸和硬件调试。
事情量最年夜的部分是软件计划。软件计划贯串全部体系的计划历程,次要包含义务剖析、资本分派、模块分别、流程计划和细化、编码调试等。软件计划的事情量次要会合在程序调试,以是软件调试工具就是关头。最经常使用和最无效的工具是在线仿真器(ICE)。
2、以EDA工具软件和EOS为开辟平台的计划办法。
跟着微电子工艺手艺的开展,各类通用的可编程半定制逻辑器件应运而生。在硬件计划时,计划师能够使用这些半定制器件,慢慢把本来要经由过程印制板线路互连的多少尺度逻辑器件便宜成公用集成电路(ASIC)利用,如许,就把印制板结构和布线的庞大性转换成半定制器件内设置的庞大性。但是,半定制器件的计划其实不必要计划职员有半导体工艺和片内集成电路结构和布线的常识和履历。跟着半定制器件的范围愈来愈年夜,可集成的器件愈来愈多,使印制板上互连器件的线路、拆卸和调试用度愈来愈少,不但年夜年夜削减了印制板的面积和接插件的数目,下降了体系综分解本,增添了可编程使用的天真性,更主要的是下降了体系功耗,进步了体系事情速率,年夜年夜进步了体系的牢靠性和平安性。
如许,硬件计划职员从已往选择和利用尺度通用集成电路器件,慢慢转向本人计划和制造部分公用的集成电路器件,而这些手艺是由各类EDA工具软件供应撑持的。
半定制逻辑器件履历了可编程逻辑阵列PLA、可编程阵列逻辑PAL、通用阵列逻辑GAL、庞大可编程逻辑器件CPLD和现场可编程门阵列FPGA的开展历程。其趋向是集成度和速率不休进步,功效不休加强,布局趋于更公道,利用变得更天真和便利。
计划职员能够使用各类EDA工具和尺度的CPLD和FPGA等,计划和便宜用户公用的年夜范围集成电路。然后再经由过程自下而上的计划办法,把用半定制器件计划便宜的集成电路、可编程核心器件、所选择的ASIC与嵌进式微处置器或微把持器在印制板上结构、布线组成体系。
3、以IP内核库为计划基本,用软硬件协同计划手艺的计划办法。
20世纪90年月后,进一步入手下手了从“集成电路”级计划不休转向“集成体系”级计划。今朝已进进单片体系SOC(SystemonachIP)计划阶段,并入手下手进进有用阶段。这类计划办法不是把体系所必要用到的一切集成电路复杂地二次集成到1个芯片上,假如如许完成单片体系,是不成能到达单片体系所请求的高密度、高速率、高功能、小体积、低电压、低功耗等目标的,出格是低功耗请求。单片体系计划要从全部体系功能请求动身,把微处置器、模子算法、芯片布局、核心器件各条理电路直至器件的计划严密分离起来,并经由过程创建在全新理念上的体系软件和硬件的协同计划,在单个芯片上完成全部体系的功效。偶然也大概把体系做在几个芯片上。由于,实践上并非一切的体系都能在一个芯片上完成的;还大概由于完成某种单片体系的工艺本钱太高,以致于得到贸易代价。今朝,进进有用的单片体系还属复杂的单片体系,如智能IC卡等。但几个出名的半导体厂商正在紧锣密鼓地研制和开辟像单片PC如许的庞大单片体系。
单片体系的计划假如从零入手下手,这既不实际也无需要。由于除计划不成熟、未经由工夫磨练,其体系功能和质量得不到包管外,还会由于计划周期太长而得到贸易代价。
为了加速单片体系计划周期和进步体系的牢靠性,今朝最无效的一个路子就是经由过程受权,利用成熟优化的IP内核模块来举行计划集成和二次开辟,使用胶粘逻辑手艺GLT(GlueLogicTechnology),把这些IP内核模块嵌进到SOC中。IP内核模块是单片体系计划的基本,事实购置哪一级IP内核模块,要依据现有基本、工夫、资金和其他前提衡量断定。购置硬IP内核模块风险最小,但支付最年夜,这是一定的。但总的来讲,经由过程购置IP内核模块不但能够下降开辟风险,还能节俭开辟用度,由于一样平常购置IP内核模块的用度要低于本人独自计划和考证的用度。固然,并非所必要的IP内核模块都能够从市场上买失掉。为了把持市场,有一些公司开辟出来的关头IP内核模块(最少临时)是不肯意受权让渡利用的。像如许的IP内核模块就不能不本人构造力气来开辟。
这3个条理各有各的使用局限。从使用开辟角度看,在相称长的一段工夫内,都是接纳前2种办法。第3条理计划办法对一样平常详细使用职员来讲,只能用来计划复杂的单片体系。而庞大的单片体系则是某些年夜的半导体厂商才干计划和完成的,而且用这类办法完成的单片体系,只多是那些普遍利用、具有必定范围的使用体系才值得投进研制。另有些使用体系,由于手艺成绩或贸易代价成绩其实不合适用单片完成。当它们以商品情势推出响应单片体系后,使用职员只需会选用便可。以是,3个条理的计划办法会并存,其实不会复杂地用后者代替前者。低级使用计划职员会以第1种办法为主;富有履历的计划职员会以第2种办法为主;很专业的计划职员会用第3种办法举行复杂单片体系的计划和使用。但一切的计划职员都能够使用半导体年夜厂商推出的用第3种办法计划的公用单片体系。
停止语
今朝,在我国3个条理的计划分离呈“面”、“线”、“点”的形态。习气于第1条理计划办法的电子信息体系计划职员必要慢慢向第2条理过渡和开展;第2条理计划办法要由“线”慢慢开展成“面”;第3条理计划办法必要国度有关部门依据IT开展计谋和计划,构造各方面力气攻关、和谐开展。第3条理计划办法要由“点”慢慢开展成“线”。
管理所有设备发生的事件比如屏幕旋转屏幕关闭或者一些其他的程序的控制逻辑也应该写在这里他的初始化函数是-(id)initWithNibName:(NSString*)nibNamebundle:(NSBundle*)nibBundle后面那个NibName是InterfaceBuilder里设计的界面现在IB已经集成到XCode里了 |
|